1.2 电路图的识图能力
常见的电路图有三大类框图:原理框图(如图1.1所示)、原理图(如图1.2所示)、PCB图(如图1.3所示)和时序图(如图1.4和图1.5所示)。原理框图用于描述系统结构,一般用于文档描述;原理图用于系统原理设计,同时进行底层软件编程时往往需要多次查阅原理图的设计;PCB图用于实际生产,软件编程一般不需要查看PCB图。

图1.1 S3C2440的原理框图

图1.2 2440部分原理图

图1.3 S3C2440开发板的PCB图

图1.4 SPI总线信号时序图(Timing)

图1.5 NAND Flash控制时序图
底层软件人员往往需要了解的是时序图(Timing),它用于反映多个信号源(或引脚)之间信号的相互关系。因为一个硬件完成一项工作必须是多个引脚协同工作,而且往往有时间顺序上的要求。而时序图就是反映这种时间信号间相互关系的图形,在实际运行中,往往也可以用示波器等设备测量出这种波形关系,用于协助软件人员调试错误。
NAND Flash控制时序图,有规则的波形(HCLK)一般用于表示时钟信号以及不同信号计时。如图1.5所示表示在第二个时钟周期时,CLE/ALE必须由低电平切换为高电平。在第三个时钟周期,NEW由高电平变为低电平。用双线表示波形,即DATA,表示高低电平不确定,必须取决于当时应用的情况。如图1.5所示,DATA在有效的时钟周期内传输的是不同命令或地址。